PAT-NO:

JP361296765A

DOCUMENT-IDENTIFIER: JP 61296765 A

TITLE:

HOT ELECTRON TRANSISTOR

PUBN-DATE:

December 27, 1986

INVENTOR-INFORMATION:

NAME

YOKOYAMA, NAOKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJITSU LTD

N/A

APPL-NO:

JP60137861 -

APPL-DATE:

June 26, 1985

INT-CL (IPC): H01L029/68, H01L029/20

US-CL-CURRENT: 257/E29.241

ABSTRACT:

PURPOSE: To enable the function of a comparator, for example, using only a hot electron transistor by a method wherein, out of two emitter-base layers for common use, either one is used as the emitter and the other one is operated as the base.

CONSTITUTION: Emitter-base commonly used layers (for example, n-type GaAs emitter-base layers 4 and 6 for common use) are opposingly formed in such a manner that a tunnel-barrier layer (for example, AlGaAs tunnel-barrier layer 5) is pinched. A collector layer (for example, n-type GaAs layers 2 and 8) are opposingly formed in such a manner that said emitter-base commonly used layers,

with which the <u>tunnel</u>-barrier layer is pinched, are pinched through the intermediary of a collector-barrier layer (for example, <u>Al</u><SB>0.3</SB>Ga<SB>0.7</SB>As collector- barrier layers 3 and 7). As a result, the comparator wherein three transistors were required before, for example, can be constituted with only one transistor.

COPYRIGHT: (C)1986,JPO&Japio

⑩ 日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A)

昭61-296765

@Int_Cl.4

識別記号

庁内整理番号

匈公開 昭和61年(1986)12月27日

H 01 L 29/68 29/20 8526-5F 8526-5F

審査請求 未請求 発明の数 1 (全6頁)

図発明の名称 ホット・エレクトロン・トランジスタ

②特 願 昭60-137861

20出 願 昭60(1985)6月26日

⑫発 明 者 横 山 直 樹

川崎市中原区上小田中1015番地 富士通株式会社内

①出 願 人 富士通株式会社 川崎市中原区上小田中1015番地

20代 理 人 弁理士 柏谷 昭司 外1名

明 细 载

1 発明の名称

ホット・エレクトロン・トランジスタ

2 特許請求の範囲

トンネル・バリヤ暦を挟むように対向して形成 されたエミッタ・ベース共用層と、

前記トンネル・パリヤ暦を挟むそれ等エミッタ・ペース共用暦をコレクタ・パリヤ暦を介して挟むように対向して形成されたコレクタ暦とを備えてなることを特徴とするホット・エレクトロン・トランジスタ。

3 発明の詳細な説明

(概要)

本発明は、薄層の半導体層を積層して縦方向に 電流を流す形式の高速半導体装置の一種であるホット・エレクトロン・トランジスタに於いて、トンネル・バリヤ層を挟むようにエミッタ・ベース 共用層を対向して形成し、前記トンネル・バリヤ 層を挟むそれ等エミッタ・ベース共用層をコレク タ・パリヤ層を介して挟むようにコレクタ層を対 向して形成することに依り、1個のホット・エレクトロン・トランジスタでありながら例えばコン パレータとしての作用をすることができるように したものである。

(産業上の利用分野)

本発明は、例えばコンパレータなどの論理回路 を構成するのに好適なホット・エレクトロン・ト ランジスタ(hot electron tra nsistor: HET)に関する。

(従来の技術)

近年、例えばヘテロ接合バイポーラ・トランジスタ(heterojunction bipolar transistor: HBT) 蚊いはHBTなど薄層の半導体層を積層して縦方向に電流を流す高速半導体装置の開発及び研究が盛んである。

これ等の高速半導体装置を例えばコンピュータ やその他のディジタル処理装置などに適用した場合には、それ自体が高速であるのもさることなが ら、高電子移動度トランジスタ (high el

特開昭61-296765(2)

ectron mobility transistor: HEMT) などとは異なり、電流駆動能力が大、即ち、伝達コンダクタンスg。が大きい為、負荷容量を充放電する時間が短く、その結果、電子装置全体を高速化することが可能となるものである。

ところで、前記高速半導体装置のうち、HBTは、エミッタ、ベース、コレクタなどを有しては いるが、所謂、バイポーラ・トランジスタではなく、それ等の全てがn型(若しくはp型)半導体層で機成されている。

(発明が解決しようとする問題点)

前記HBTのように、エミッタなどの各要素が 同導電型の半導体層で構成されていると、従来は 不可能であった動作をすることが可能な半導体装 置を得ることができる。

例えば、従来、コンパレータは1段につき最低 3個のトランジスタを必要とし、その配線なども 考慮すると、その占有面積はかなり大きなものと なっている。若し、その構成素子数を低減して且 つ同じ作用をさせることができれば、半導体装置 の高密度化或いは高集積化の面で好ましいことは 云うまでもない。

本発明は、僅か1個で例えばコンパレータの如き動作を高速で実行することが可能なHETを提供しようとする。

(問題点を解決するための手段)

本発明一実施例を解説する為の図である第1図 を借りて説明する。

本発明のホット・エレクトロン・トランジスタでは、トンネル・バリヤ層(例えばALGaAsトンネル・バリヤ層 5)を挟むようにエミッタ・ベース共用層 (例えばn型GaAsエミッタ・ベース共用層4と6)を対向して形成し、前記トンネル・バリヤを挟むそれ等エミッタ・ベース共用層をコレクタ・バリヤ層 3と 7)を介して挟むようにコレクタ層(例えばn型GaAs層 2 と8)を対向して形成するようにしている。

(作用)

前記手段を採ることに依り、二つあるエミッタ・ペース共用層のうち、或る時には、何れか一方をエミッタとし、且つ、他方をベースとして動作させ、そして、或る時には、前記一方をベースとして動作させ、且つ、前記他方をエミッタとして動作させることに依り、僅か1個のホット・エレクトロン・トランジスタで例えばコンパレータの作用をさせることができる。

(実施例)

第1図は本発明一実施例の要部切断側面図を表 している。

図に於いて、1は半絶緑性 G a A s 基板、2は n型 G a A s コレクタ層、3は A L e. s G a e. r A s コレクタ・バリヤ層、4は n型 G a A s エミッタ・ベース共用層、5は A L G a A s トンネル ・バリヤ層、6は n型 G a A s エミッタ・ベース 共用層、7は A L e. s G a e. r A s コレクタ 層、9はコレクタ電極、10はエミッタ・ベース共用電極、1 1 はエミッタ・ベース共用電極、12 はコレクタ 電極をそれぞれ示している。尚、本発明に依るホット・エレクトロン・トランジスタで集積回路を 様成し得ることは云うまでもない。

次に第1図に見られる実施例を製造する場合の 概略を説明する。

第2図は半絶緑性 GaAs 基板 1 上に各半導体 層を成長させた状態を表す要部切断側面図であり、 以下、第2図及び第1図を参照しつつ説明する。 第2図参照

(a) 分子線エピタキシャル成長(molecular beam epitaxy: MBE)法を適用することに依り、温度を600(で)とした状態で、基板1上にコレクタ暦2、コレクタ・バリヤ暦3、エミッタ・ベース共用暦6、コレクタ・バリヤ暦7、コレクタ暦8を順に成長させる。

この場合に於ける各半導体層のデータは次の 通りである。 (1) コレクタ暦 2

不純物濃度: 5 × 1 0 [□] (cm⁻¹)

厚さ:1000(人)

(2) コレクタ・バリヤ暦 3

不純物濃度:ノン・ドープ

厚さ:1500(人)

(3) エミッタ・ベース共用層 4

不纯物濃度: 5 × 1 0 17 (cm-3)

厚さ:500(人)

(4) トンネル・バリヤ層 5

不純物濃度:ノン・ドープ

厚さ:500(人)

(5) エミッタ・ベース共用層 6

不纯物温度: 5 × 1 0 17 (cm - 1)

厚さ:500(人)

(6) コレクタ・バリヤ層 7

不純物濃度:ノン・ドープ

厚さ:1500(人)

(7) コレクタ暦 8

不純物濃度:ノン・ドープ

(A) / 3 0 0 0 (A) を採用することができ

第3図は前記のようにして作成したホット・エ レクトロン・トランジスタの熱平衡状態に於ける エネルギ・バンド・ダイヤグラムを表していて、 第1回及び第2回に於いて用いた記号と同記号は 同部分を表すか或いは同じ意味を持つものとする. 図に於いて、E,はフェルミ・レベル、E。は

コンダクション・バンドの底、 Ev はバレンス・ バンドの頂をそれぞれ示している。

次に第4図乃至第6図を参照しつつ本発明一実 旋例の動作について説明する。

第4図乃至第6図に於いて、(A)は何れも模 式的なエネルギ・バンド・ダイヤグラムを、そし て、(B) は何れも本発明のホット・エレクトロ ン・トランジスタに関し本発明者が提案する等価 回路図をそれぞれ衷し、第1図乃至第3図に於い て用いた記号と同記号は同部分を表すか或いは同 じ意味を持つものとする。

第 4 図 (A) 及び (B) 参照

厚さ:1000(人)

第1図参照

(b) 通常のフォト・リソグラフィ技術に於けるレ ジスト・プロセスとウエット・エッチング法政 いはドライ・エッチング法を適用することに依 り、階段状のメサ・エッチングを行ってコレク タ層 2 の一部表面、エミッタ・ベース共用層 4 の一部表面、エミッタ・ベース共用層6の一部 表面をそれぞれ露出させる。.

この場合、ALGaAsに対してはフッ酸系 エッチング液を用いたウエット・エッチング法 を、また、GaAsに対してはCCL2F2+ H e ガスを反応ガスとして用いたドライ・エッ チング法をそれぞれ適用すると良い。

(c) 通常のフォト・リソグラフィ技術及びリフト ・オフ法を適用することに依り、コレクタ電極 9、エミッタ・ベース共用電極10及び11、 コレクタ電極12を形成して完成する。

尚、前記各電極の材料及び厚さとして、Au Ge · Au/WSi : 200 (Å) · 1000

この図は、エミッタ・ベース共用層 4 及び 6 に 負の同質位の信号が入力された場合を表し、この 状態では、コレクタ層2及び8の何れにも電流は 流れ込まず、コレクタ電極9及び12に出力が現 れることはない。

第5図(A)及び(B)参照

この図は、エミッタ・ベース共用層 4 及び 6 に 「4<6<0」の状態で信号が入力された場合を 表し、この状態では、エミッタ・ベース共用層 4 がエミック、エミッタ・ベース共用層6がベース の役割を果たし、矢印で指示してあるように、エ ミッタ・ベース共用層4からエミッタ・ベース共 用層6にトンネル・パリヤ層5を介し電子が注入 されてコレクタ層8に到達する。即ち、コレクタ **層 8 に電流が流れ込み、コレクタ電極 1 2 には負** の出力が現れ、コレクタ電極9は0電位となる。 尚、 e はホット・エレクトロンを示している。

第6図(A)及び(B)参照

この図は、エミッタ・ベース共用層 4 及び 6 に 「6く4く0」の状態で信号が入力された場合を

特開昭61-296765(4)

表し、この状態では、エミック・ベース共用層 6 がエミッタ、エミッタ・ベース共用層 4 がベース の役割を果たし、矢印で指示してあるように、エ ミッタ・ベース共用層 6 からエミッタ・ベース共 用層 4 にトンネル・バリヤ層 5 を介し電子が注入 されてコレクタ層 2 に到達する。即ち、コレクタ 層 2 に電流が流れ込み、コレクタ電極 9 には負の 出力が現れ、コレクタ電極 1 2 は 0 電位となる。

次に見られる表は前記動作を纏めて表した論理表である。

	2	8
4 = 6	0	- 0
4 < 6	0	負
4 > 6	負	0

(発明の効果)

本発明に依るホット・エレクトロン・トランジスタでは、トンネル・バリヤ層を挟むように対向して形成されたエミッタ・ベース共用層と、前記トンネル・バリヤ層を挟むそれ等エミッタ・ベー

ス共用層をコレクタ・バリヤ層を介して挟むよう に対向して形成されたコレクタ層とを備えた構成 を探っている。


4 図面の簡単な説明

第1図は本発明一実施例の要部切断側面図、第2図は基板上に半導体層を成長させた状態を示す 要部切断側面図、第3図は本発明一実施例の熱平 衡状態に於けるエネルギ・バンド・ダイヤグラム、 第4図乃至第6図は本発明一実施例の動作を説明

する為の図であって何れも(A)がエネルギ・バンド・ダイヤグラム、(B)は等価回路図をそれぞれ表している。


図に於いて、1は半絶縁性GaAs基板、2は
n型GaAsコレクタ層、3はAlo.。Gao.,
Asコレクタ・バリヤ層、4はn型GaAsエミ
ッタ・ベース共用層、5はAlGaAsトンネル
・バリヤ層、6はn型GaAsエミッタ・ベース
共用層、7はAlo.。Gao.,Asコレクタ・バ
リヤ層、8はn型GaAsコレクタ層、9はコレ
クタ電極、10及び11はエミッタ・ベース共用
電極、12はコレクタ電極をそれぞれ示している。


特許出願人 富士通株式会社 代理人弁理士 柏 谷 昭 司 代理人弁理士 渡 邊 弘 一



本発明一実施例の要部切断側面図

第 1 図







本発明一実施例のエネルギ・パンド・ダイヤグラム 第 3 図

本発明一実施例の製造工程を説明する 為の要部切断側面図

第 2 図






本発明一実施例の動作を説明する エネルギ・バンド・ダイヤグラム及び等価回路図

本発明一実施例の動作を説明する エネルギ・バンド・ダイヤグラム及び等価回路図 第 5 図

第 4 図

(A)



本発明一実施例の動作を説明する エネルギ・バンド・ダイヤグラム及び等価回路図

第 6 図